Metodologie di Polarizzazione del Substrato di Dispositivi CMOS per la Riduzione del Ritardo e della Potenza Dissipata

Corso di Laurea Specialistica in Ingegneria Elettronica A.A. 2005/2006 Tesi di Laurea Specialistica (sintesi) 1 Abstract – Il controllo attivo della tensione di soglia dei dispositivi CMOS rappresenta un metodo valido per ridurre il leakage di sottosoglia e per migliorare le performance dei circuiti digitali. Misure dell’efficacia del Variable Body Bias (VBB) sono state effettuate su NMOS e PMOS con lunghezze di canale da 1μm e 0.12μm, anche a temperature diverse da quella ambiente. Da simulazioni in HSPICE di circuiti digitali di diversa complessità e con tecnologie attuali è stato possibile quantificare la riduzione della potenza statica dissipata con il Reverse Body Bias (RBB) e la riduzione dei ritardi con il Forward Body Bias (FBB). Keywords – Forward Body Bias, Reverse Body Bias, Variable Body Bias, Body Effect, Leakages delle Giunzioni, Leakage Sottosoglia, . I. INTRODUZIONE Negli ultimi quaranta anni il continuo scaling delle dimensioni dei dispositivi CMOS è stato accompagnato dallo scaling della tensione di alimentazione dei circuiti (V DD ). Di conseguenza, per non degradare le performance dei circuiti, la tensione di soglia dei dispositivi (V T ) è stata contemporaneamente ridotta. All’avanzare della tecnologia nel regime submicrometrico la potenza dissipata a causa dei leakage dei transistor (in particolare il leakage sottosoglia che dipende esponenzialmente da V T ) è aumentata molto più rapidamente della potenza dinamica. L’aumento della potenza dissipata aumenta la temperatura dei circuiti (peggiorandone il funzionamento e l’affidabilità) e riduce il tempo di vita delle batterie nelle apparecchiature portatili. Mediante la polarizzazione variabile del substrato dei MOSFET è possibile ottenere un controllo del leakage sottosoglia. Modulando il valore di V T per effetto body, è possibile evitare un’elevata dissipazione di potenza statica e ottimizzare le performance dei circuiti. La polarizzazione inversa del substrato (Reverse Body Bias – RBB) permette di incrementare V T , mentre la polarizzazione diretta (Forward Body Bias – FBB) riduce V T . Il Variable Body Bias (VBB) può essere utilizzato nei circuiti secondo un tecnica statica e/o dinamica. Nel primo caso si suddivide il circuito in path critici e non e, per i dispositivi dei primi, si sceglie una bassa V T (FBB) per ridurre i ritardi e, per i dispositivi rimanenti, si sceglie un’alta V T (RBB) per ridurre i leakage. Nella tecnica dinamica ogni blocco funzionale del circuito può trovarsi in uno stato active o standby, a seconda di un controllo esterno. Se il blocco è nello stato active è conveniente imporre per i dispositivi che lo costituiscono una bassa V T per ridurre i ritardi (FBB). Se invece si trova nello stato standby, le sue uscite non commutano, di conseguenza è conveniente mettere l’intero blocco in condizioni di bassa dissipazione di potenza (RBB). Il VBB su NMOS e PMOS non può essere utilizzato su tecnologie single–well ma su tecnologie che isolano le well dei singoli dispositivi come la tecnologia triple–well o quella BT–SOI (Body Tied – Silicon On Insulator). Con il FBB è stata osservata una riduzione dei campi elettrici e delle zone svuotate all’interno delle strutture MOSFET, quindi, un ulteriore vantaggio del FBB è che consente di continuare lo scaling dei dispositivi perché riduce gli effetti di canale corto (V T –roll off e DIBL) e migliora l’hot carrier reliability. II. MISURE SU DISPOSITIVI Le misure effettuate sui dispositivi di test riguardano l’analisi del comportamento dei transistors NMOS e PMOS al variare della polarizzazione del substrato (V B ) da -1V a 0.6V. Le misure sono state effettuate su dispositivi realizzati su wafer secondo il processo MINOXG della Philips Electronics in collaborazione con IMEC. È stato misurato lo shift di V T ottenuto per effetto body. Si è osservato che i dispositivi 0.12μm presentano un coefficiente di effetto body, γ (e quindi uno shift di V T ), ed una tensione di soglia a riposo (@ V B =0V) maggiore. Non è stato osservato il V T roll off al diminuire della lunghezza di canale ma il V T roll up, ciò può essere dovuto a Reverse Short Channel Effects causati da processi come l’halo implant. All’aumentare della temperatura le curva V T –V B ottenuta a 27°C trasla rigidamente in basso perché V T si riduce e perché l’effetto del VBB non cambia all’aumentare della temperatura (fig. 1). Università degli Studi della Calabria, Facoltà di Ingegneria Laboratorio di Microelettronica e Microsistemi – D.E.I.S. Metodologie di Polarizzazione del Substrato di Dispositivi CMOS per la Riduzione del Ritardo e della Potenza Dissipata Relatori: Prof. Felice Crupi, Prof. Calogero Pace, Ing. Marco Lanuzza Candidato: Luca Magnelli (Matricola: 94848) Anno Accademico 2005/2006