Introduzione
| 1
Introduzione
“Per aspera sic itur ad astra.”
~ Proverbio
Introduzione
| 2
Il presente elaborato di Tesi di Laurea Specialistica riguarda il lavoro compiuto su una
memoria di nuova generazione basata sulla tecnologia delle Phase Change Memory
(PCM), ossia le memorie a cambiamento di fase. Il lavoro è stato svolto presso la sede di
Micron Technology di Agrate Brianza (MB), nel gruppo di Design Engineering, in
collaborazione con il Dipartimento di Elettronica del Politecnico di Milano.
L’idea alla base della tecnologia Phase Change Memory è nata negli anni ’60 grazie agli
studi di Stanford R. Ovshinsky, che per primo indagò sui materiali calcogenuri con lo
scopo di realizzare un nuovo tipo di memoria. Questi materiali erano già stati utilizzati
con successo per la xerografia, ossia il principio su cui si basano le moderne macchine
fotocopiatrici e stampanti laser. Invece, l’idea di memorizzare un dato su questo tipo di
composto si basa sulla possibilità di sfruttare due caratteristiche dei materiali
calcogenuri, ossia la possibilità di variare l’indice di rifrazione ottico e la resistenza
elettrica del materiale. Il primo metodo è stato utilizzato con successo a partire degli
anni ‘90 per realizzare i supporti ottici riscrivibili, come i CD-RW e i DVD-RW, mentre
il secondo è alla base delle memorie a stato solido di nuova generazione.
La prima conferma teorica dell’idea di Ovshinsky arriva nel 1969 da Charles Sie, che
descrive e dimostra la fattibilità di una memoria a cambiamento di fase. A quei tempi, la
produzione di dispositivi bastati su questa nuova tecnologia fu impedita a causa della
qualità dei materiali e a problemi di dissipazione di potenza. Per ottenere un prodotto
basato sulle PCM bisogna aspettare fino alla fine del 2006, quando Samsung realizza il
primo prototipo da 512 Mbit. Gli anni successivi sono stati caratterizzati da una forte
corsa ai miglioramenti della tecnologia e dei dispositivi dimostrativi prodotti, oltre che a
un aumento della capacità delle memorie. Attualmente, nella corsa all’innovazione
tecnologica, le uniche aziende in grado di proporre una soluzione commerciale basata su
tecnologia PCM sono solo Micron e Samsung, a ulteriore dimostrazione di quanto questa
sia una tecnologia all’avanguardia.
Per far fronte alla crescente quantità di dati da memorizzare, diventa necessario
ampliare la capacità di immagazzinamento delle memorie, e ciò comporta l’esigenza di
aumentare la scalabilità del processo per mantenere i costi di produzione entro valori
accettabili. Proprio questa problematica ha richiesto la nascita di una nuova soluzione,
per risolvere i sempre crescenti problemi di shrinking posti dai tradizionali tipi di
memorie. Per questo motivo, negli ultimi anni è stata rivalutata la tecnologia PCM ed è
in queste condizioni che nasce la memoria PCM, come naturale sostituto della tecnologia
flash.
A dimostrazione del profondo cambiamento in atto in questi anni, il lavoro descritto in
questo elaborato riguarda proprio il primo prodotto commerciale basato su tecnologia
PCM e distribuito in larga scala.
Il seguente lavoro di tesi si svolge proprio in quest’ottica di cambiamento e innovazione,
ossia durante la realizzazione di un dispositivo completamente nuovo e all’avanguardia.
È naturale che questa situazione comporti la nascita di problemi completamente nuovi, e
quindi è in questo contesto di novità che è stato scritto questo testo, dove verranno
descritti gli sforzi compiuti per ridurre i consumi della memoria. Infatti, in seguito al
rilascio del dispositivo, si è scoperto che la potenza dissipata dallo stesso era eccessiva.
In questo elaborato si descrivono gli studi effettuati per ovviare a questo inconveniente.
In particolare, il lavoro effettuato si può dividere in due parti: nella prima vengono
Introduzione
| 3
progettati e studiati alcuni circuiti atti a ridurre i consumi, mentre nella seconda, più
ampia, si spiega come realizzare un’analisi digitale della potenza dissipata dal
dispositivo, per poi mostrare i miglioramenti ottenuti grazie agli studi effettuati.
Sommario
La tesi è organizzata nel modo seguente:
Il primo capitolo presenta un’introduzione sulla tecnologia delle Phase Change Memory,
dove vengono elencate le sue caratteristiche fondamentali e il principio di funzionamento.
Si passa poi a descrivere come è strutturato il dispositivo su cui si è lavorato. La sezione
termina con una parte dedicata alla nomenclatura e alla suddivisione della memoria.
Nel secondo capitolo si spiega il funzionamento della memoria, in particolare come si
eseguono le operazioni basilari di lettura e scrittura. La spiegazione prosegue con alcuni
schemi riassuntivi e la descrizione dei principali elementi necessari al funzionamento
della memoria, per poi terminare con un cenno dei comandi più avanzati.
Nel terzo capitolo sono presenti i primi lavori realizzati per ridurre i consumi del
dispositivo. In particolare, la sezione inizia con uno studio dei comandi più lenti, seguita
dalla progettazione di un circuito di spegnimento del clock. A questo punto viene
mostrato lo studio di un circuito di clock switching, per poi passare ad un’analisi sui flip-
flop a basso consumo.
Il quarto capitolo descrive il lavoro svolto al fine di ottenere un’analisi dei consumi del
dispositivo tramite simulazioni digitali. Si parte quindi da una sezione introduttiva, il cui
scopo è inquadrare come questa analisi si posiziona all’interno della progettazione di un
dispositivo, per poi proseguire con la descrizione dei consumi massimi consentiti al
dispositivo. Lo scritto continua con i primi tentativi di ottenere l’analisi dei consumi e i
relativi problemi riscontrati, per poi procedere con una progressiva comprensione dei
risultati ottenuti e la soluzione dei problemi incontrati. Il capitolo termina con un’analisi
dei consumi finali e la descrizione dell’ulteriore riduzione della potenza dissipata,
conseguita grazie all’analisi effettuata.
Struttura della memoria
Capitolo 1
| 4
Capitolo 1
Struttura della memoria
"Any sufficiently advanced technology is indistinguishable from magic.”
~ Arthur C. Clarke
Questo capitolo presenta un’introduzione sulla
tecnologia delle Phase Change Memory, dove
vengono elencate le sue caratteristiche fondamentali e
il principio di funzionamento. Si passa poi a
descrivere come è strutturato il dispositivo su cui si
è lavorato. La sezione termina con una parte
dedicata alla nomenclatura e alla suddivisione
della memoria.
Struttura della memoria
Capitolo 1
| 5
1.1 Caratteristiche delle Phase Change Memory
(PCM)
La Memoria a cambiamento di fase (nota anche come Phase Change Memory, PCM o
Ovonic Unified Memory, OUM) è un tipo di memoria non volatile a stato solido di nuova
generazione, il cui materiale standard è una lega calcogenura composta da Germanio (Ge),
Antimonio (Sb) e Tellurio (Te) chiamata GST (composizione Ge
2
Sb
2
Te
5
), in grado di
cambiare fase (cristallina o amorfa) in modo reversibile. Questa modificazione reticolare
avviene tramite una corrente di programmazione che, riscaldando in modo opportuno il
GST, induce il cambiamento di fase. L'utilità di poter avere due differenti fasi in una
memoria elettronica digitale nasce dall'osservazione sperimentale di una bassa resistenza
elettrica per la fase cristallina e di un'elevata resistenza elettrica per quella amorfa, e
quindi poter utilizzare questi due diversi stati per identificare rispettivamente un 1 logico
o 0 logico. Per ottenere la variazione di fase nella cella PCM, l’aumento di temperatura
nel GST viene realizzato tramite un apposito riscaldatore o heater, posto a ridosso di una
cella. Si tratta di un filo metallico che, percorso da una corrente, si scalda per effetto
Joule. Le PCM sono una delle più promettenti tecnologie di memoria non volatile
attualmente disponibili, volte a risolvere i problemi di affidabilità delle memorie flash,
che presentano sempre maggiori limiti allo scalare delle dimensioni [1].
Tabella 1.1: Diverse tecnologie a confronto. Immagine tratta dall’articolo “The
evolution of phase-change memory” [2].
Come si evince dalla Tabella 1.1, la tecnologia PCM ha il vantaggio di poter realizzare
memorie in un grande range di densità (da Mbit a Gbit) e in grado di funzionare con un
ampio valore di tensioni (da 3 V a 1.2 V). Inoltre le PCM uniscono i principali punti di
forza delle memorie flash e delle DRAM: infatti presentano la possibilità di sovrascrivere
un dato senza doverlo prima cancellare, ma sono una memoria di tipo non volatile.
Presentano inoltre buone velocità di lettura e scrittura (prestazioni a metà tra le flash nor
e le DRAM). La corrente di scrittura di una cella PCM è maggiore di quella richiesta per
effettuare una programmazione nelle DRAM. Nonostante ciò, eseguendo una corretta
gestione delle scritture e avendo la possibilità di mandare la memoria in idle (infatti non è
necessario effettuare il refresh del dato), nelle PCM si riescono ad ottenere dei consumi
complessivi inferiori rispetto alle DRAM [3]. La PCM ha anche caratteristiche tali da
Struttura della memoria
Capitolo 1
| 6
poter essere utilizzata come nor replacement (cioè è in grado di sostituire le memorie
flash nor mantenendo la stessa infrastruttura hardware e software utilizzata fino ad oggi
per le nor), permettendo quindi di poter introdurre le PCM nel mercato in maniera
semplice e con il minimo investimento da parte del cliente. Come svantaggio, le PCM
sono in grado di tollerare minori temperature e presentano problemi di ritenzione del dato.
Il processo produttivo delle memorie a cambiamento di fase è abbastanza CMOS
compatibile. Quanto questo sia effettivamente compatibile dipende se si utilizza come
selettore di cella un transistore MOS, un BJT o un diodo. Ognuna di queste scelte
comporta diversi pregi e difetti. Per valutarli, si utilizzerà il termine F
2
: si tratta di un
parametro utilizzato per paragonare le aree di cella realizzate con architetture differenti,
indipendentemente dal nodo tecnologico. Infatti F è pari a metà del pitch della cella.
Infine, le aree che compareremo si riferiscono alle superfici delle celle ottenute in grandi
array, e non di singole celle isolate.
Figura 1.1: Selettori di riga a confronto. Immagine tratta dall’articolo “Chalcogenide
PCM: a Memory Technology for Next Decade” [4].
Come mostrato in Figura 1.1, nel caso in cui si utilizzi un transistore MOS come selettore
di cella si ottiene un’alta compatibilità CMOS (per realizzare il processo non è necessario
aggiungere alcuna maschera), ma a scapito di un’elevata area della singola cella (circa
20F
2
). Si tratta quindi di una buona soluzione per dispositivi embedded, dove servono
modeste densità di memoria e quindi l’area dell’array è comunque piccola. Di
conseguenza, si ha un maggiore risparmio economico ad usare meno maschere, sebbene
l’array occupi una superficie maggiore.
Nel caso invece che si utilizzi un BJT (o un diodo) come selettore di cella servono tre o
quattro maschere aggiuntive per realizzare la memoria, ma si riesce ad ottenere un’area
della singola cella di circa 5F
2
, pari alla dimensione di una cella NOR, ossia 10F
2
che,
grazie al multilivello, concettualmente si riduce ad un’area di singola cella pari a 5F
2
[5].
Attualmente, per le PCM non si è ancora in grado di ottenere un array multilivello tramite
un processo per grandi volumi, ma nel Febbraio 2008 si è riusciti a realizzare ulteriori
due stati differenti di memorizzazione, per permettere di registrare due bit per ogni
singola cella [6] – [7] aumentando così la densità di memoria a scapito della velocità di
Struttura della memoria
Capitolo 1
| 7
scrittura (come già avviene attualmente con le memorie flash Multi Level Cell).
Chiaramente si tratta solo di un risultato sperimentale, ben lontano da poter essere
applicato su grandi volumi, ma che è un ulteriore punto a favore sul futuro delle memorie
PCM. Le ultime previsioni puntano a rendere questa caratteristica pronta per la
commercializzazione nel 2016 [8].
Inoltre, il BJT garantisce un’elevata corrente a parità di area occupata, al contrario del
MOS, dove un transistore a lunghezza minima richiede un rapporto di forma molto
elevato per condurre tanta corrente. D’altra parte, però, l’utilizzo del BJT comporta dei
consumi maggiori, per due ragioni. La prima è che questo tipo di selettore ha delle
richieste di tensione più elevate. La seconda, che forse è anche l’aspetto più negativo, è la
presenza della corrente inversa di tutte bitline non selezionate. Infatti, pur essendo la
corrente inversa di un diodo molto bassa, la presenza di miliardi di celle nell’array fa sì
che complessivamente questo contributo sia importante. Per diminuirlo, è necessario
applicare opportune tensioni alle bitline non selezionate. Al contrario, negli array con
selettori a MOS, solo le bitlines selezionate contribuiscono alla corrente di leakage. La
differenza tra le due correnti di leakage è quindi di diversi ordini di grandezza.
Esistono diversi punti a favore riguardo la scalabilità delle PCM, e questo è stato uno dei
principali pregi che hanno fatto investire in questa tecnologia. Infatti, le stime effettuate
affermano che le PCM hanno un processo compatibile con le tecnologie litografiche
future, la corrente di reset diminuisce con lo scaling, l’area della singola cella scala in
maniera costante con il nodo tecnologico (cioè l’area di 5F
2
per cella resta tale
indipendentemente dallo scaling, e quindi dal valore di F) e i disturbi di prossimità (cioè
il riscaldamento delle celle adiacenti al bit su cui si sta effettuando una lettura/scrittura)
sono poco dipendenti dallo scaling perché, anche se le celle si avvicinano, la temperatura
raggiunta nell’heater durante i comandi di set/reset diminuisce dato che la corrente scala
con il nodo tecnologico. Siccome la temperatura di fusione del GST è una caratteristica
fisica del materiale, si potrebbe pensare che la corrente necessaria a raggiungere questa
temperatura sia sempre la stessa. In realtà, alcune soluzioni implementate durante la
realizzazione fisica del dispositivo sono in grado di far decrescere questa corrente [9].
1.2 La cella PCM
Lo schema di una singola cella PCM è rappresentato in Figura 1.2. La struttura è
composta da due elettrodi esterni che contengono un riscaldatore e il GST.
L’heater (riscaldatore) è realizzato con un film metallico con resistività abbastanza alta.
Esso si scalda quando viene percorso da una corrente.
Struttura della memoria
Capitolo 1
| 8
Figura 1.2: Struttura di una cella PCM.
Ogni cella memorizza un bit a seconda che lo stato del GST sia cristallino o amorfo.
Nell’immagine, si vede il caso in cui il GST presenta uno stato amorfo (cupola blu). La
zona arancione invece è lo stato cristallino. Se lo stato della cella fosse stato cristallino, in
figura sarebbe rappresentato solo un rettangolo arancione uniforme, senza cupola blu. Il
GST isolato presenta un salto resistivo di 4 ordini di grandezza tra fase amorfa e
cristallina. Invece in array, a causa del processo e contaminazioni, questo valore
diminuisce fino a 2 ordini di grandezza, che sono comunque più che sufficienti per
distinguere le due differenti fasi del reticolo.
Per effettuare una lettura, si impone una tensione sui due elettrodi e si legge la corrente
che scorre tra di essi. Se la corrente è elevata, significa che il GST presenta una bassa
resistenza e quindi lo stato del GST è cristallino (caso denominato set, cioè 1 logico),
altrimenti se la corrente è molto bassa, comporta un’alta resistenza, quindi lo stato è
amorfo (reset o 0 logico), come mostrato in Figura 1.3.
Figura 1.3: Stati di set e reset per una cella PCM.
Per motivi storici, il set viene effettuato imponendo una corrente, mentre il reset tramite
una tensione, anche se concettualmente sarebbe possibile effettuare set e reset allo stesso
modo, ossia riscaldare la cella PCM imponendo una corrente oppure imponendo una
tensione.
Nel grafico in Figura 1.4 a sinistra è possibile osservare la caratteristica tensione/corrente
di una singola cella PCM. Il grafico è stato ottenuto applicando diverse tensioni alla cella
e rilevando la corrente assorbita. Le diverse aree colorate servono come riferimento per
relazionare la corrente misurata al corrispondente comando (read, set o reset) che si
otterrebbe imponendo una corrente di pari intensità. Le due curve rappresentano la
caratteristica della cella a seconda che lo stato di partenza sia amorfo o cristallino.
Struttura della memoria
Capitolo 1
| 9
Figura 1.4: Caratteristiche della cella PCM.
Nel grafico a sinistra si nota come lo stato cristallino presenti una caratteristica rettilinea,
e che quindi si comporta come un resistore. Portando la tensione oltre a una certa
tensione di soglia caratteristica del GST (del valore di circa 0.7 - 0.8 V), lo stato amorfo
diventa cristallino.
Inoltre si osserva che per tensioni superiori a 1.3 V, la curva presenta una pendenza
leggermente maggiore. Questo fenomeno è giustificato dal fatto che, nello stato fuso, la
resistenza del GST diventa trascurabile rispetto a quella dell’heater (sono in serie tra loro),
quindi la pendenza della curva per tensioni superiori a 1.3 V rappresenta solo la
resistenza del riscaldatore.
Nel grafico a destra, invece si nota come, a seconda della corrente imposta, si ottengono
le operazioni di read, set e reset e come varia di conseguenza la resistenza del GST. Per
mantenere lo stato di reset dopo l’interruzione della corrente di scrittura (per poter quindi
scrivere uno zero nella cella), è necessario che la corrente diminuisca bruscamente. Infatti
in questo modo la temperatura del GST decresce velocemente e il materiale non ha il
tempo di solidificarsi ordinatamente in un reticolo cristallino, ma si raffredda in una
struttura casuale, cioè quella amorfa.
Si sottolinea che nel grafico di sinistra applico una tensione e valuto la corrente
corrispondente. Al contrario, nel grafico a destra i punti sono valutati dopo aver applicato,
e poi tolto, la corrente corrispondente e aver quindi eseguito un’operazione di
read/set/reset. Per questo motivo, quando si ottiene una corrente di 0.6 mA nel grafico di
sinistra, la resistenza della PCM è trascurabile rispetto a quella dell’heater (perché il GST
è ancora nello stato fuso durante la misura), mentre a destra la resistenza ottenuta con una
corrente di programmazione di 0.6mA è elevata, poiché il GST, dopo essersi fuso poi
raffreddato, presenta una fase amorfa, e quindi con resistenza molto elevata.
Ad ogni modo, da questi due grafici si evince che l’effetto memoria si ottiene solo con
correnti elevate. A basse tensioni (intorno alla V
th
del GST) per lo stato amorfo si ha un
effetto di natura puramente elettrica (indicato dalla freccia nel grafico di sinistra), ancora
dibattuto sulle cause [10], che però non è interessante ai fini pratici di memorizzazione
dei dati.
Struttura della memoria
Capitolo 1
| 10
La tecnologia PCM presenta però anche alcuni svantaggi. Il primo, di natura fisica, è che
lo stato amorfo tende sempre a diventare cristallino, perché quest’ultimo presenta una
minore energia reticolare. Questo processo avviene costantemente ma, se a temperatura
ambiente impiega migliaia di anni per realizzarsi, basta aumentare la temperatura del
GST affinché questo fenomeno si sviluppi in tempi esponenzialmente (secondo la legge
di Arrhenius) più veloci [11]. Per questo motivo, le condizioni operative di una memoria
PCM richiedono temperature inferiori ai 85°C per garantire il mantenimento del dato per
almeno 10 anni. Per operare a temperature superiori, è necessario un refresh periodico
della memoria, tenendo conto che la frequenza di refresh minima aumenta con
l’esponenziale della temperatura.
Possono però insorgere anche altri generi di problemi. Ad esempio, la cella può anche
presentare un fallimento di tipo elettronico, ossia si può realizzare un corto o un aperto a
seguito di ciclature (ossia continue riscritture) [12]: in questo caso si ottiene un bit
danneggiato. Si può anche presentare un fallimento meccanico, dato che al GST è
richiesto di continuare a commutare tra gli stati amorfo e cristallino, che presentano due
densità differenti (e quindi due volumi diversi). Queste continue commutazioni
provocano uno stress meccanico che può portare allo scollamento tra heater e GST.
Inoltre, dato che durante una scrittura le celle PCM raggiungono temperature di circa
600°C [13], a causa della diffusione dei materiali può anche avvenire una contaminazione
tra GST ed elettrodo, che porta alla modificazione del composto GST e che quindi
impedisce il corretto funzionamento della cella. Questo è il motivo principale per cui le
memorie PCM presentano una ciclatura teorica massima di circa 10
8
cicli.
Infine è presente l’effetto del read/program disturb. Come si può intuire dal nome, questo
fenomeno avviene quando si effettua un’operazione di lettura/scrittura. Infatti in tal caso,
il riscaldamento necessario a realizzare il comando si propaga verso le celle adiacenti,
che rischiano a loro volta di essere programmate in maniera indiretta.
1.3 Il dispositivo - Imola
Il dispositivo su cui si è lavorato durante la stesura di questo elaborato è una memoria
PCM non volatile di tipo DDR800, chiamato Imola. DDR è l’acronimo di Double Data
Rate, cioè un tipo di interfaccia che permette di elaborare i dati sia sui fronti di salita del
clock sia su quelli di discesa. In questo modo, è possibile leggere e scrivere i dati a
frequenza doppia rispetto alla frequenza del clock. Il numero 800 invece indica i milioni
di transizioni al secondo (MT/s) del segnale di riferimento, che corrispondono a una
frequenza dei dati a 400 MHz cioè pari alla frequenza del clock. Dato che ad ogni
transizione viene fornito un dato, si ottengono quindi 800 Mdati/s.
Il dispositivo presenta una velocità teorica di lettura di 1,6 Gbyte/s (infatti l’interfaccia è
in grado di elaborare dati a 16 bit con una frequenza di 800 MT/s) e una di scrittura di 10
Mbyte/s, valori più performanti rispetto alle memorie di tipo flash. Il termine “teorica”
nella frase precedente si riferisce al fatto che in realtà la velocità di lettura è limitata dai
80 ns necessari ad effettuare il sensing (ossia la lettura) della matrice, operazione che
fornisce 256 bit alla volta, che quindi consentono una velocità massima di 400 Mbyte/s.
Nonostante questo limite, è comunque utile avere un’elevata velocità all’interfaccia, in
modo tale da poter liberare il bus il più rapidamente possibile e quindi consentire
Struttura della memoria
Capitolo 1
| 11
velocemente lo scambio di nuove informazioni verso altri dispositivi che condividono la
stessa interfaccia LPDDR2.
Si può notare come la velocità reale di scrittura sia inferiore di un fattore dieci rispetto a
quello tabulato in Tabella 1.1. Infatti Imola è stato realizzato nell’ottica di competere con
le memorie flash. Per questo motivo sono state effettuate alcune scelte architetturali che
hanno comportato una frequenza di scrittura inferiore a quella teorica raggiungibile. Un
altro motivo è che la tecnologia è ancora giovane: una volta acquisita una maggiore
esperienza sarà anche possibile ottenere dei risultati migliori. Quindi, al momento le
prestazioni di Imola si pongono a metà tra memorie flash e DRAM.
Se il dispositivo opera per lungo tempo a temperature nel range da 85°C a 105°C, è
possibile effettuare un refresh dei dati per prevenire la perdita degli stessi. Il refresh può
essere eseguito su tutto l’array o su porzioni più piccole della memoria, chiamate regioni.
Grazie alla sua natura PCM, Imola offre alcune caratteristiche non disponibili nelle
memorie in tecnologia flash:
• Overwrite:
La tecnologia PCM fornisce la possibilità di cambiare ogni singolo bit
indipendentemente da ‘0’ a ‘1’ o da ‘1’ a ‘0’, senza bisogno di cancellare prima il
l’intero blocco in cui risiede il bit. Questa caratteristica permette al software di
scrivere nella memoria non volatile in una maniera simile alla scrittura in RAM o
EEPROM, senza la necessità di cancellare i blocchi prima di poter eseguire una
scrittura.
• All0/All1 Dynamically Allocated Region (DAR):
Grazie a questa caratteristica è possibile scrivere tutti ‘1’ o tutti ‘0’ con una
riduzione dell’overhead (ossia la quantità di risorse necessarie a compiere
l’operazione), dato che si evita la ripetizione dei cicli di bus per ciascun indirizzo,
riducendo in questo modo il bus traffic.
• Range Copy:
Con questa feature è possibile copiare i dati in un range di indirizzi riducendo
l’overhead della ripetizione dei bus cycles per ogni indirizzo diminuendo così il
bus traffic.
• Extended Write Endurance:
Il dispositivo LPDDR2-PCM garantisce 100.000 riscritture per ogni cella.
Imola garantisce un set di comandi compatibile con lo standard industriale Jedec,
utilizzato come protocollo di comunicazione standardizzato per le memorie DDR2
Mobile.
La memoria utilizza un’architettura DDR sul bus Command/Address (CA) e sul bus dei
dati DQ per ridurre il numero di pin dell’integrato e velocizzare il throughput di
informazioni. Ciascun comando utilizza un solo ciclo di clock, nel quale le informazioni
vengono trasferite sia sul fronte di clock positivo, sia su quello negativo.
Ricevi informazioni sui nostri servizi, sulle offerte e non perdere news e consigli su università e lavoro.
