6
Interconnettere significa principalmente alimentare il chip con energia (Power
Distribution) e permettere il passaggio del segnale elettrico (Signal Distribution) in
modo ottimale.
E' da notare che la connessione diretta dei chip sulle schede presenta le seguenti
problematiche:
- maneggiare e muovere la scheda
- sostituire chip difettosi (rilavorazione)
- garantire l'affidabilità meccanica del sistema scheda/chip
- assicurare l'affidabilità elettrica per l'impossibilità di eseguire tutti i test
E' allora necessario che siano realizzati diversi livelli di interconnessione:
- 1° livello di Packaging: chip / modulo
- 2° livello di Packaging: modulo / scheda
Il primo livello di Packaging è quello al quale si riferisce direttamente questa
ricerca. Verrà, infatti, analizzata un tipo di connessione di questo livello.
Fig.1 – Esempio di connessioni
Per quanto riguarda il raffreddamento è da ricordare che il Chip necessita di
energia elettrica che in parte viene dissipata in energia termica. Attraverso il
Packaging si può asportare calore dal Chip, sottraendolo da esso e scaricandolo
all’esterno, salvaguardando il chip stesso.
Dissipatore
Termico
7
Fig.2 – Esempio di raffreddamento del Chip
Inoltre il Packaging deve essere in grado di soddisfare l’adeguata richiesta di
protezione del componente dall’ambiente esterno e di garantire un ottimale livello
di supporto meccanico. Questi due fattori non sono di secondaria importanza
rispetto ai due precedentemente citati, poiché influiscono pesantemente
sull’affidabilità del prodotto.
Dispensa di resina per
i i r i r
proteggere
r t r
le sfere di connessione e
l f r i i
renderle
r rl
meno sol leci tate
l l i t t
Fig.3 – Esempio di protezione
Per il 1° livello di Packaging (chip/modulo) due sono le tecnologie di connessione
maggiormente usate:
Wire Bonding
Fig.4 – Connessione Wire Bonding
Dispensa di resina
per proteggere le
sfer di
connessione e
renderle meno
sollecitate
8
Flip Chip Bonding
Fig.5 – Connessione Flip Chip Bonding
La connessione Wire bonding è effettuata nel seguente modo:
il lato passivo del chip è attaccato al modulo con un materiale adesivo, mentre la connessione
del lato attivo allo stesso modulo è realizzata tramite fili d’oro molto conduttivi.
Nella connessione Flip Chip Bonding invece il lato attivo del chip è collegato alla scheda
con sfere di materiale di giunzione (tipicamente in lega saldante Pb-Sn).
Per quanto riguarda il secondo livello di Packaging esistono due tipi di connessioni:
- Inserimento e saldatura dei terminali (pins) in fori (via holes) della scheda:
PTH (Pin through holes)
- Saldatura dei terminali (balls o columns) sui conduttori superficiali (pads) della scheda:
SMT (Surface Mount Technology)
Fig.6 – Connessione Pin Through Hole
Pin Through Hole
(PTH)
9
SURFACE MOUNT TECHNOLOGY (SMT)
Fig.7 – Connessioni perimetrali
BGA = Ball Grid Array (Griglia con sfere)
Fig.8 - BGA
CGA = Column Grid Array (Griglia con colonne)
Fig. 9 – CGA
1) LEADED (connessioni solo
sul perimetro)
2) GRID ARRAY
(connessioni su tutta l’area)
10
La tecnologia SMT ha sostituito quasi totalmente la tecnologia Pin in Hole
fondamentalmente perché permette un maggior numero di interconnessioni nello stesso spazio
(maggiore Input/Output per area unitaria). Inoltre la SMT è in grado di offrire
un’interconnessione su entrambi i lati di una scheda elettronica, contrariamente al PTH.
Relativamente ai moduli, è possibile distinguere due tipi di interconnessioni SMT:
- su substrato plastico
PBGA (Plastic Ball Grid Array): prevede un minor costo rispetto al substrato ceramico, una
costante dielettrica ε più bassa (implica minor ritardo), temperature di processo 10 volte più
basse (implica minor costo).
- su substrato ceramico
CBGA e CCGA (Ceramic Ball Grid Array – Ceramic Column Grid Array):
hanno espansione termica 3 volte più bassa, conducono il calore 25 volte meglio, hanno
maggior durezza.
Fig. 10 - PBGA
Fig.11 - CBGA
Fig.12 - CCGA
Sia nei PBGA/CBGA che nei CCGA lo Stagno-Piombo serve per connettere il modulo alla
scheda. Nei primi due casi si hanno delle sfere, nel secondo delle colonne.
11
Si possono riassumere le caratteristiche delle diverse interconnessioni nella seguente tabella:
PBGA CBGA TRADIZIONALI
Full array Full Array Peripherical
Medio costo Alto costo Basso Costo
Dissipazione bassa Dissipazione alta Dissipazione bassa
Multichip Multichip Single Chip
Concezione flessibile Concezione flessibile Concezione rigida
Handling elevato Handling elevato Handling scarso
Velocità segnale alta Velocità segnale medio-alta Velocità segnale bassa
Reworkability medio-bassa Reworkability bassa Reworkability alta
Le caratteristiche peculiari del Packaging sono di ottenere un’elevata affidabilità del
prodotto, assicurarne la protezione da agenti esterni e permettere oltretutto la possibilità di
effettuare dei test non-distruttivi.
I principali problemi del Packaging sono il ritardo di segnale e la dissipazione dell’energia.
E’ per questo che esistono delle restrizioni sui materiali da utilizzare.
Le innovazioni nel Packaging prevedono di ottenere:
- maggiori prestazioni, quindi maggior densità di connessione e migliore rimozione del calore
- minor costo (derivante da dimensioni minori del Package e da adeguata scelta di materiali e
processi)
- maggior affidabilità (data da maggiore protezione, processi più semplici e materiali migliori)
Il Packaging è una scienza che coinvolge al suo interno parecchie discipline che s’integrano
fra di loro:
PACKAGING
S tatistica
M icroelettronica
Chimica &
E lettroch im ica
Chimica
Organica
M eccanica
A pplicata
Scienza dei
Materiali
Ingegneria
Term ica
Fisica
Ingegneria
della
Ceramica
modellazione FEM
Fig.13 – Discipline coinvolte nel Packaging
La simulazione ad elementi finiti è una disciplina che è entrata nel Packaging da breve
tempo rispetto alle altre materie base. Il suo inserimento è principalmente dovuto alla
necessità di diminuire i tempi di progettazione attraverso l’ausilio dell’elaboratore, e di
comprendere meglio tutti i fenomeni legati all’efficienza del prodotto.
12
1.2- Packaging di primo livello: concezione di fondo della
tecnologia del Flip Chip e sue differenze rispetto ad altre
metodologie di Packaging
Nel moderno settore dell’elettronica sono più sviluppate e diffuse le connessioni di primo
livello con tecnologia wire bonding. Tale situazione è spiegabile sia in termini di una
precedente introduzione rispetto alle connessioni flip chip (sono quindi in grado di garantire
un’affidabilità elevata per la notevole esperienza in questo campo), sia in termini di minor
costo rispetto alla connessione flip chip.
Nella connessione Wire Bonding alcuni fili d’oro sono saldati sulle pad di Al della superficie
attiva del chip (die). Ciò porta quindi ad occupare dello spazio attorno al chip stesso.
La connessione Flip Chip è invece effettuata in modo tale da sfruttare soltanto l’area
sottostante alla superficie attiva del chip. Questo è permesso attraverso il collegamento del
chip al modulo con delle sfere di Sn-Pb ed il relativo processo di fabbricazione.
Il Flip Chip rispetto alle connessioni wire-bonding presenta numerosi vantaggi:
- dimensioni minori
- migliori performance elettriche
- maggiore robustezza
E’ da notare, infatti, che la superficie conduttiva del Chip “rovesciato” (flipped die) occupa,
a parità di connessioni, solo il 10% dell’area richiesta per lo stesso die in un quad flat pack
(chip quadrato con connessioni wire-bonding).
Esistono anche risparmi sull’altezza: non si hanno i fili d’oro con gli archi caratteristici e non
c’è la necessità di inglobare il packaging ed il die con una resina (glob top), che c’è nel caso
di wire bonding, per assicurare protezione.
C’è risparmio anche nel peso, nella velocità dei circuiti e vi è inoltre una diminuzione di
induttanza. Senza i fili d’oro si riduce anche il rumore elettrico. [5]
La struttura finale del Flip Chip è quindi molto differente e per certi aspetti più vantaggiosa
di un comune chip con connessioni wire-bonding.
Storicamente la diffusione della tecnologia flip chip è avvenuta negli anni ’60 ed è ancora
sotto ricerca.
Il Flip Chip su substrato ceramico è stato il più utilizzato per la sua dimostrata affidabilità,
mentre il flip chip su substrato organico è tuttora oggetto di studio perché ha un’affidabilità
più limitata del componente, ma ovviamente porta ad una netta riduzione di costi.
Considerando quindi che la filosofia non solo del packaging, ma dell’intera industria
elettronica, può essere sintetizzata dal motto: “Faster, smaller, cheaper “ (più veloce, più
piccolo, più economico), è facile comprendere come l’ostacolo principale all’affermazione del
flip chip rispetto al wire bonding si evidenzi nell’assidua ricerca di materiali e processi che
permettano di produrre il flip chip su substrato organico a basso costo.
Il wire bonding ad oggi resta, infatti, la soluzione di packaging meno costosa.
Questa, quindi, è una ricerca ancora attuale nella quale s’inserisce il mio lavoro di tirocinio.
13
1.3- Obiettivo del tirocinio: analisi parametrica di affidabilità di
flip chip packaging con un software ad elementi finiti
Durante questo tirocinio ho avuto modo di analizzare il Packaging ed il Flip Chip attraverso
l’ausilio di articoli e documentazioni di vario tipo. Questo ha occupato la prima parte del
tirocinio.
Nella parte centrale ho utilizzato il software di cui Celestica dispone per l’analisi ad elementi
finiti: ANSYS 5.6. Si è quindi cominciato ad utilizzare lo strumento a disposizione: in
generale ho affrontato la parte relativa alla creazione del modello (pre-processing), poi la
parte relativa al lancio della soluzione ed infine la parte riguardante l’analisi dei risultati
(post-processing).
Una volta concluso questo periodo del tirocinio è stato creato il modello, a questo sono stati
applicati i carichi (termici) e sono stati valutati i risultati effettuando un’analisi parametrica,
cioè modificando una alla volta le variabili in gioco (proprietà dei materiali, in particolare
dell’underfill).
Scopo finale dell’analisi FEM è la ricerca delle proprietà ottimali relative all’underfill per
ottenere una struttura affidabile.
2 – ANALISI DELLA STRUTTURA DEL FLIP CHIP ESAMINATO
2.1- Descrizione generale
Il Flip Chip generalmente è formato dai seguenti materiali:
- Chip di Silicio
- Strato di passivazione del Si (di solito Nitruro di Silicio [Si
3
N
4
])
- Modulo o Substrato (di materiale ceramico o organico)
- Solder Joint (di Sn/Pb eutettico)
- Solder Mask
- Finiture metalliche (Pads) di Cu dalla parte del modulo
- Pads di Al sul chip
- Underfill (resina epossidica viscoplastica)
Il Packaging si occupa di mettere insieme questi componenti per ottenere una struttura il più
affidabile possibile, passando attraverso scelte di materiali e scelte di processo che devono
portare alla riduzione dei costi.
Il Chip di Silicio, componente principe della microelettronica, è l’unità operativa di ogni
sistema elettronico (contiene al suo interno milioni di transistor in grado di eseguire le
funzioni principali), e deve essere collegato al resto del sistema elettronico attraverso il
packaging.
Il modulo è il substrato che permette il fissaggio del chip alla scheda: infatti, prima il chip è
collegato al modulo che a sua volta è collegato alla scheda sottostante.
Il solder joint è una sfera di materiale in grado di saldare le pads di Alluminio del Chip con le
pads di Rame del modulo. Deve cioè assicurare l’interconnessione ottimale tra chip e modulo
per permettere al segnale elettrico di passare dal chip al modulo senza dispersioni di segnale.
Uno degli aspetti più critici del packaging è proprio l’applicazione delle solder balls.
14
Il solder mask e lo strato di passivazione del silicio hanno funzioni analoghe di protezione
rispettivamente del modulo e del chip. Infatti, interessa collegare la pad di Al a quella di Cu,
mentre nelle zone circostanti non deve passare alcun segnale elettrico.
L’underfill, infine, è un materiale che è utilizzato per proteggere la connessione dall’ambiente
esterno e per aumentare l’affidabilità del collegamento. Sarà trattato approfonditamente più
avanti perché la scelta di quest’ultimo è fondamentale nella risultante affidabilità del flip chip.
2.2- Descrizione del processo
Il processo di produzione del flip chip è un aspetto delicato per la conseguente affidabilità
del prodotto.
Inizialmente bisogna considerare il fatto che lo Sn/Pb (in percentuali rispettivamente 63%,
37%) è in composizione eutettica. E’ stata scelta questa composizione perché ha il punto di
fusione più basso (183°C) di tutte le leghe formate da Stagno e Piombo.
La temperatura di fusione minore, infatti, induce una sollecitazione più bassa sia nel silicio
che negli altri materiali che entrano nel forno.
Seguendo un determinato ed adeguato profilo di temperature, la palla di Sn/Pb deve essere
saldata sulle pad di rame del modulo.
Un problema risulta però dal fatto che, a causa della scarsa bagnabilità dell’Alluminio, le pads
di Al del Chip sono difficilmente saldabili. Per questo è eseguito il processo di Under Bump
Metallization, in grado di rivestire con dei materiali specifici la pad di Alluminio,
permettendo il collegamento col giunto di saldatura. [6]
Tra le varie tecniche di Under Bump Metallization una delle più affermate è quella che
deposita sulla piazzola di Al uno strato di Nichel Fosforo non elettrolitico, ed un sottile strato
d’oro sopra il Nichel per evitare l’ossidazione del Nichel stesso.
Altra tecnica in uso è quella che prevede le deposizione di strati di diversi metalli attraverso
varie tecniche di sputtering (più costose, ma più raffinate).
Dopo la creazione dell’UBM segue la deposizione delle sfere (bumping) tramite tecniche di
evaporazione o elettrodeposizione.
Il processo che sarà analizzato è quello dei Solder bump flip chip, perché è il più diffuso ed è
quello relativo ai flip chip di cui si è eseguito il modello. [5,18]
In primo luogo è depositato sulle piazzole del substrato un flussante (nel caso esaminato
EN92: prodotto IBM contenente acido pimelico) per permettere una migliore aderenza tra
modulo e sfere, grazie ad una deossidazione del rame.
A questo punto avviene il posizionamento del chip sul modulo attraverso l’utilizzo o di una
macchina manuale o di una più evoluta in grado di posizionare i chip automaticamente.
Il chip può ora essere mandato in un forno di rifusione. Seguendo un determinato profilo di
temperature, con un tratto preciso al di sopra dei 183° C (punto di fusione dello Sn/Pb
eutettico), il giunto di saldatura passa allo stato liquido, bagna il rame e forma la connessione
tra il chip ed il modulo. E’ da notare il fatto che nella fase liquida il giunto non si disperde
perché il tempo trascorso al di sopra dei 183°C non è molto lungo (nell’ordine del minuto), e
quindi la tensione superficiale della sfera liquida garantisce il mantenimento della forma
sferica. Comunque sotto il peso del chip, in questa fase, si verifica un avvicinamento tra chip
e modulo, che genera un’ovalizzazione della palla di Sn/Pb.
Successivo passo del processo è il bake, cioè una cottura in forno del chip per un periodo di
circa 2 ore a 120°C / 150°C, per cercare di eliminare contaminazione da flussante. Infatti,
alcuni residui di flussante, che non sono spariti nel processo di fusione, possono influenzare
15
negativamente il successivo step di processo: la dispensa dell’underfill. Con appositi
macchinari (manuali o automatici) la resina di underfill viene fatta scorrere al di sotto del
chip. L’underfill, che a temperatura ambiente appare fluido, è, infatti, in grado di scorrere al
di sotto del chip per capillarità. Per eseguire la dispensa in modo corretto è necessario
prevedere un riscaldamento del substrato fino a circa 80°C, in modo da favorire lo
scorrimento. Crescendo la temperatura, infatti, diminuisce la viscosità dell’underfill e quindi
migliorano le caratteristiche di dispensa.
Dopo la dispensa il processo ha termine attraverso la polimerizzazione dell’underfill.
L’underfill è, infatti, una resina che passa da stato liquido a stato solido indurendosi se è
portata a temperature elevate per un certo periodo di tempo. Alcuni aspetti rilevanti relativi ai
tipi di underfill sono trattati nel paragrafo successivo.
Dopo la polimerizzazione il modulo è sottoposto all’operazione di balling per la successiva
connessione di secondo livello.
Tutte le operazioni seguenti di attacco dei componenti sulla scheda rappresentano delle
rifusioni per i giunti di saldatura del Flip Chip.
Una volta che la struttura del Flip Chip è realizzata è sottoposta a test severi:
- test di umidità;
- cicli di temperatura.
TIPI DI UNDERFILL
L’underfill è un materiale di particolare importanza nelle connessioni flip chip perché
influenza molto l’affidabilità del flip chip stesso. Un aspetto però non indifferente è quello
relativo ai tempi di processo della dispensa.
E’ da evidenziare il fatto che da qualche anno a questa parte sono stati prodotti degli underfill
con tempi di scorrimento e polimerizzazione nettamente inferiori ai primi underfill.
Le differenze di tempi dei primi underfill rispetto ai più recenti sono le seguenti:
PRIMI UNDERFILL:
Flow time (tempo di scorrimento): da 1 a 5 minuti
Cure time (tempo di polimerizzazione): da 30 a 90 minuti tra i 125° C e i 165° C
NUOVI UNDERFILL:
Fast-flow (flusso veloce): da 5 s. a 1 minuto
Snap-Cure (polimerizzazione veloce): da 5 a 10 minuti tra i 150° C e i 165° C
I nuovi underfill portano ad un minor tempo di processo e quindi ad un risparmio sui costi.
Ovviamente però si ricerca un underfill che oltre ad essere fast-flow/snap-cure assicuri anche
una buon’affidabilità del flip chip. [7]
La ricerca dell’underfill ottimale deriva dal fatto che nell’applicazione di un substrato
organico al chip si generano diverse problematiche, trattate nel paragrafo seguente.
2.3- Differenza nell'utilizzo di substrato ceramico o organico
Da quando, per ridurre i costi di produzione del flip chip, si è pensato di introdurre il
substrato organico, è sorto un problema che tuttora persiste nell’affidabilità del flip chip.
Infatti, la differenza principale tra i due materiali è il coefficiente di espansione termico. Per la
ceramica il CTE è pari a circa 5 ppm/°C, mentre per il modulo organico questo coefficiente si
aggira intorno a 20 ppm/°C.
16
Il problema nasce quindi da una dilatazione differenziale dei vari componenti del flip chip
sotto carichi termici. Nel caso di substrato ceramico questa diversità è minore rispetto al caso
di substrato organico.
Il CTE del Silicio è circa di 3 ppm/°C, e come si può intuire, più aumenta il CTE del
substrato, più la struttura peggiora il suo comportamento, ovvero si dilata in modo diverso.
Infatti, se il flip chip è portato, per esempio, a 125° C, il Silicio avrà un’espansione minore del
substrato organico sottostante. Questo porta ad una trazione nel silicio causata dal fatto che il
substrato “tira”, ed una compressione nel modulo causata dal fatto che il silicio si espande di
meno. Se la temperatura è invece più bassa (per esempio –55°C), l’effetto è contrario. Parte
del silicio è in compressione e parte del modulo in trazione.
Quest’effetto è di notevole importanza nella considerazione di cicli termici applicati alla
struttura.
2.4- Descrizione dei materiali [2,3,24]
Di particolare importanza nello studio di affidabilità del flip chip risultano i materiali e le
loro proprietà. I materiali presi in considerazione sono i seguenti:
- Silicio : per il chip
- Substrato organico FR4
- Substrato Ceramico Al
2
O
3
- Pads di Cu: sul modulo
- Pads di Al: sul substrato
- Sn/Pb (63%/37%): materiale della solder ball
- Solder Mask : DSR 2200
- Underfill
- Strato d’Oro a protezione del Ni
- Nichel
- Poliammide: strato di passivazione
SILICIO
Il Silicio è il materiale semiconduttore utilizzato per i chip. E’ ortotropico, ma nella
modellazione è considerato isotropico, poiché questa proprietà non influisce sui risultati finali.
[11,12,15,17]
Le sue proprietà sono state considerate in funzione della temperatura. Infatti sia il modulo di
Young che il coefficiente di espansione termico variano con la temperatura.
TEMPERATURA
(°C)
MODULO DI YOUNG
(MPa)
CTE (ppm/°C)
-40 192100 1.5
25 191000 2.6
50 190600 2.8
125 190000 3.1
ν = 0.23
17
SUBSTRATO CERAMICO
Il substrato ceramico è stato il primo ad essere utilizzato nella tecnologia dei flip chip. Il
materiale è l’Allumina (Al
2
O
3
), che ha proprietà nettamente diverse dal substrato organico
analizzato in seguito. Le sue proprietà medie (che non sono state utilizzate nell’analisi, perché
il substrato utilizzato è quello organico) sono:
E = 280000 MPa
CTE = 5.1 * 10
-6
/ °C
ν = 0.3
SUBSTRATO ORGANICO
Il substrato organico è stato inserito nella tecnologia dei flip chip solo dopo parecchi anni da
che si era cominciato ad usare il substrato ceramico, prevalentemente per una ragione di costi.
Il substrato organico FR4 (Flame retardant 4: formato da polimeri) è quello utilizzato
nell’analisi. Il CTE è variabile con la temperatura, mentre il modulo di Young è costante.
TEMPERATURA
(°C)
MODULO DI YOUNG
(MPa)
CTE (ppm/°C)
-40 22000 10
25 22000 13.5
50 22000 14.8
125 22000 19
ν = 0.28
PAD DI Cu E DI Al
Il Rame ha un CTE anch’esso funzione della temperatura, mentre il Modulo di Young è
indipendente da essa.
TEMPERATURA
(°C)
MODULO DI YOUNG
(MPa)
CTE (ppm/°C)
-40 124000 15.3
25 124000 16.4
50 124000 16.7
125 124000 17.3
ν = 0.35
Le proprietà dell’Alluminio medie (non sono state utilizzate nell’analisi) sono le seguenti:
E = 67000 MPa
CTE = 24 * 10
-6
/ °C
ν = 0.33
18
STAGNO-PIOMBO EUTETTICO
La lega Stagno-Piombo in configurazione eutettica, cioè con rispettive percentuali 63% e
37%, ha il notevole vantaggio di avere una temperatura di fusione bassa rispetto alle altre
leghe di Sn/Pb. Le sue proprietà sono in funzione della temperatura e sono le seguenti:
TEMPERATURA
(°C)
MODULO DI YOUNG
(MPa)
CTE (ppm/°C)
-40 26000 23
25 20000 24
50 17000 24.5
125 12000 25.5
ν = 0.4
STRATO DI PASSIVAZIONE
Lo strato di passivazione considerato è la Poliammide, che ha il modulo di Young variabile
con la temperatura:
TEMPERATURA
(°C)
MODULO DI YOUNG
(MPa)
CTE (ppm/°C)
-40 4000 17
25 4000 17
50 3800 17
125 3000 17
ν = 0.3
SOLDER MASK
Le proprietà del solder mask sono indipendenti dalla temperatura:
E = 6.9 GPa
CTE = 19 * 10
-6
/ °C
ν = 0.35
PROPRIETA’ DELL’ORO E DEL NICHEL
Le proprietà dei due materiali sono indipendenti dalla temperatura e sono le seguenti:
Nichel:
E = 210 GPa
CTE = 13.4 * 10
-6
/ °C
ν = 0.3
19
Oro:
E = 79 GPa
CTE = 14.3 * 10
-6
/ °C
ν = 0.42
PROPRIETA’ DELL’UNDERFILL
Le proprietà dell’underfill variano a seconda della resina considerata. Esse comunque sono
riconducibili alle seguenti fasce:
E = 4-10 GPa
CTE = 18-40 * 10
-6
/ °C
ν = 0.3
L’underfill considerato (NAMICS) ha le seguenti proprietà:
TEMPERATURA
(°C)
MODULO DI YOUNG
(MPa)
CTE (ppm/°C)
-40 6100 36
25 5430 36
50 5170 36
125 4400 36
ν = 0.33
Dai risultati sperimentali si è notato che il modulo di Young del Namics è una funzione
lineare decrescente con l’aumento della temperatura, sino a quando arriva alla temperatura di
transizione vetrosa, che è per il Namics di 140°C. Dopo questa temperatura infatti il modulo
dell’underfill scende considerevolmente, sino ad arrivare intorno ad 1 GPa ad una temperatura
di 160°C. Siccome nelle analisi sono considerate temperature sino a 125°C, l’andamento
decrescente del modulo di Young è considerato lineare.
Fig.14 – Proprietà meccaniche dell’underfill Namics
E
Ricevi informazioni sui nostri servizi, sulle offerte e non perdere news e consigli su università e lavoro.
