2
Esistono diversi metodi tecnologici per ridurre parzialmente la propagazione del
rumore di commutazione, come, ad esempio, l’isolamento del substrato analogico
da quello digitale, separate linee di alimentazione per la sezione digitale e
analogica, etc. Tuttavia, con tali metodi tecnologici, non si riescono ad avere
risultati soddisfacenti, per cui si preferisce ricercare una soluzione di tipo
circuitale, in modo da preservare i vantaggi offerti da una integrazione su un
substrato comune alle due sezioni.
Ricercando la soluzione più adeguata, si è osservato che l’impulso della corrente
di commutazione è dovuto essenzialmente alla non costanza della corrente di
alimentazione. Da qui si è puntata l’attenzione sulle logiche basate sulla topologia
differenziale, ampiamente conosciuta nelle applicazioni analogiche. Fra queste si
annovera la logica ESCL, Enhancement Source-Coupled Logic, basata sul
concetto di current steering , mediante coppie di transistori MOS a source
accoppiati, analoga alle logiche ECL e CML realizzate in tecnologia bipolare.
La caratteristica principale della famiglia logica ESCL è quella di offrire maggiori
vantaggi, rispetto alla logica CMOS convenzionale, sulla reiezione ai disturbi.
In questa trattazione, si analizzeranno le caratteristiche statiche e dinamiche delle
porte logiche ESCL e si forniranno dei criteri di progetto di tali porte, per
soddisfare determinate specifiche.
3
2 CARATTERISTICHE STATICHE DELLE
PORTE LOGICHE ESCL
La famiglia logica ESCL si basa sulla tecnica della commutazione di
corrente, tramite una coppia di transistori a source accoppiati. La corrente di
polarizzazione viene deviata su uno dei due rami di ciascuna coppia differenziale,
in base al valore logico della tensione d’ingresso.
In questo capitolo, analizzeremo le caratteristiche statiche della topologia con
ingresso ed uscita differenziali, con tre diversi tipi di carico, costituito da un
transistore in saturazione connesso a diodo, da un resistore e da un transistore in
triodo. Infine, faremo un confronto tra il carico in triodo e il carico a diodo, in
termini di occupazione di area e capacità parassite introdotte.
4
2.1 ANALISI DELL’INVERTER CON CARICO A DIODO
Lo schema circuitale dell’inverter ESCL con carico a diodo è rappresentato in
figura 2.1.
Figura 2.1
Se la tensione differenziale in ingresso è V
i
=V
i1
-V
i2
=0 , il circuito è perfettamente
bilanciato e su M1 ed M2 scorre una corrente pari a Iss/2. Chiaramente per ragioni
di simmetria si pone:
p
n
L
W
L
W
L
W
L
W
L
W
L
W
=
=
=
=
43
21
(2.1.1)
Vdd
Vo1 Vo2
Iss
M1 M2
V
C
L
C
L
M3 M4
i1
V
i2
5
Quando in ingresso vi è un segnale differenziale alto, cioè l’ingresso 1 commuta
dal livello basso al livello alto e contemporaneamente l’ingresso 2 commuta dal
livello alto al livello basso, lo stadio differenziale si sbilancia, portando M2 in
interdizione, inoltre la corrente Iss viene deviata tutta su M1.
In tal caso si ha:
TpDD
p
p
SS
TpDD
VVV
L
W
k
I
VVV
−=
−−=
02
01
(2.1.2)
Analogamente, quando in ingresso vi è un segnale differenziale basso, il
differenziale si sbilancia al contrario portando M2 in saturazione ed M1 in
interdizione, la corrente viene deviata tutta su M2 e si ha:
p
p
SS
TpDD
TpDD
L
W
k
I
VVV
VVV
−−=
−=
02
01
(2.1.3)
Pertanto. lo swing logico per ramo è dato da:
p
p
SS
S
L
W
k
I
V
= (2.1.4)
mentre lo swing logico con uscita differenziale è pari a:
p
p
SS
Sswing
L
W
k
I
VV
=⋅= 22 (2.1.5)
6
Per calcolare il Margine di Rumore occorre prima ricavare la caratteristica di
trasferimento del differenziale. Dalla maglia d’ingresso si ricava:
iiiGSGS
VVVVV =−=−
2121
(2.1.6)
Supponendo che il segnale d’ingresso differenziale sia tale da mantenere M1 ed
M2 in saturazione, il che è vero se V
S
<V
T
, si ha:
n
n
TGS
L
W
k
I
VV
+=
1
1
n
n
TGS
L
W
k
I
VV
+=
2
2
(2.1.7)
Risolvendo il sistema di equazioni:
=+
=
−
SS
i
n
n
n
n
III
V
L
W
k
I
L
W
k
I
21
21
(2.1.8)
si ottengono le espressioni delle correnti in funzione della tensione d’ingresso
differenziale:
−−=
−+=
2
2
2
2
2
2
2
1
2
1
2
2
1
2
SS
i
SS
i
SS
SS
i
SS
i
SS
I
V
I
V
I
I
I
V
I
V
I
I
β
β
β
β
(2.1.9)
dove si è posto:
n
n
L
W
k
=β (2.1.10)
7
Le tensioni d’uscita singole sono date da:
α
α
2
02
1
01
I
VVV
I
VVV
TpDD
TpDD
−−=
−−=
(2.1.11)
dove si è posto:
p
p
L
W
k
=α (2.1.12)
Essendo:
β
i
VII =−
21
(2.1.13)
la tensione d’uscita differenziale è data da:
()
i
VIIVVV
α
β
α
−=−−=−=
2102010
1
(2.1.14)
dove il termine
α
β
=
V
A (2.1.15)
rappresenta il guadagno di piccolo segnale nell’intorno della soglia logica, che è
V
i
=0. Tale guadagno deve essere scelto maggiore di uno, tipicamente pari a 3÷ 4,
poiché valori superiori renderebbero i transistori M
3,4
troppo grandi.
Le espressioni trovate per I
1
, I
2
e V
0
valgono fintantoché i transistori M1 ed M2
rimangono in saturazione. Non appena uno dei due transistori si spegne, al variare
di V
i
, la corrente del transistore in saturazione si stabilizza a I
SS
, mentre la
tensione d’uscita differenziale si fissa a V
S
.
8
La tensione differenziale d’ingresso necessaria a spegnere uno dei due transistori
si può ricavare imponendo che M2 abbia V
GS
=V
T
e che, quindi, su M1 scorra tutta
la I
SS
, cioè:
β
SS
TGS
I
VV +=
1
TGS
VV =
2
(2.1.16)
da cui:
β
SS
GSGSi
I
VVV =−=
21
*
(2.1.17)
Per definizione, V
ILmax
e V
IHmin
sono quelle tensioni d’ingresso differenziali in
corrispondenza delle quali si ha:
1
0
−=
∂
∂
i
V
V
(2.1.18)
Nelle figure 2.2 e 2.3 vi sono gli andamenti delle correnti e della tensione d’uscita
differenziale in funzione di V
i
.
Figura 2.2 Figura 2.3
Ma dalla figura 2.3 si evince che non esiste alcun valore di V
i
che soddisfi la
condizione (2.1.18), in quanto il guadagno è maggiore di uno nella parte centrale
della transcaratteristica e pari a zero in quella esterna. Pertanto, è ragionevole
Iss/2
I
1
I
2
Iss
V
i
V
V
o
i
V
OHmin
V
IHmin
V
ILmax
V
OLmax
9
assumere che V
ILmax
e V
IHmin
siano le tensioni in cui il guadagno varia
bruscamente, ovvero siano le tensioni di spegnimento degli NMOS, cioè:
β
SS
IL
I
V −=
max
β
SS
IH
I
V =
min
(2.1.19)
Quindi, supponendo V
OHmin
≅ V
S
e V
OLmax
≅ -V
S
, il margine di rumore , che per
simmetria è identico sia per il livello logico basso che per il livello logico alto, è
dato da:
−=
−=−=−==
V
S
SSSS
SIHOHHL
A
V
II
VVVNMNM
1
11
minmin
β
α
αβ
(2.1.20)
I conti sin qui svolti si basano sull’ipotesi che per V
SGp
=|V
Tp
| si ha I
Dp
=0, il che
non è esattamente vero, a causa del fenomeno della conduzione sottosoglia,
pertanto, affinché la I
Dp
raggiunga un valore prossimo allo zero, è necessario che
V
SGp
<|V
Tp
|. Per tenere conto di questo fenomeno si può introdurre una tensione di
soglia effettiva |V
Tpe
|<|V
Tp
| che rappresenti la V
SG
del carico a diodo, quando la
corrente I
SS
è commutata sull’altro ramo. Pertanto, l’espressione dello swing per
ramo va corretta con la seguente:
α
SS
TpeTpSGoffSGonS
I
VVVVV +−=−= (2.1.21)
Dalle simulazioni con SPICE, si può vedere che, facendo variare la corrente I
SS
,
l’errore massimo sul margine di rumore commesso con la formula (2.1.20), è di
circa il -20%.
10
2.2 ANALISI DELL’INVERTER CON CARICO A RESISTORE
Lo schema circuitale dell’inverter ESCL con carico a resistore è rappresentato in
figura 2.4.
Figura 2.4
Analogamente a quanto visto nel caso precedente, quando in ingresso vi è un
segnale differenziale alto, il circuito si sbilancia portando M1 in saturazione ed
M2 in interdizione, ottenendo:
DD
SSDD
VV
RIVV
=
−=
02
01
(2.2.1)
Mentre, quando in ingresso vi è un segnale differenziale basso, il circuito si
sbilancia al contrario portando M2 in saturazione ed M1 in interdizione,
ottenendo:
Vdd
Vo1
Vo2
Iss
M1 M2
V
C
L
C
L
i1
V
i2
R R
11
SSDD
DD
RIVV
VV
−=
=
02
01
(2.2.2)
Pertanto lo swing logico per ramo è dato da:
SSS
RIV = (2.2.3)
mentre lo swing logico con uscita differenziale è pari a:
SSSswing
RIVV 22 =⋅= (2.2.4)
Le espressioni delle correnti in funzione della tensione d’ingresso differenziale
sono state già ricavate e sono:
−−=
−+=
2
2
2
2
2
2
2
1
2
1
2
2
1
2
SS
i
SS
i
SS
SS
i
SS
i
SS
I
V
I
V
I
I
I
V
I
V
I
I
β
β
β
β
(2.2.5)
dove β è espressa dalla (2.1.10)
Le tensioni d’uscita singole sono date da:
202
101
RIVV
RIVV
DD
DD
−=
−=
(2.2.6)
mentre la tensione d’uscita differenziale è data da:
2
2
2
2102010
2
)(
SS
i
SS
iSS
I
V
I
VRIIIRVVV
β
β
−−=−−=−= (2.2.7)
Ricaviamo le espressioni di V
ILmax
e V
IHmin
, supponendo M
1,2
in saturazione:
1
2
)(22
2
2
12
2
2
2
2
2
2
2
2
2
2
2
0
−=
−⋅
−
−=
−
+−−=
∂
∂
iSS
iSS
SS
i
SS
i
SS
iSS
SS
i
SS
SS
i VI
VIR
I
V
I
V
I
VRI
I
V
I
RI
V
V
ββ
βββ
β
β
β
β
(2.2.8)
12
da cui si ricava:
0)24()8(4
2
22
2
322
4
42
=⋅−+−+
SSSSiSSi
IIRVIRVR βββββ (2.2.9)
Risolvendo l’equazione biquadratica si vede che due soluzioni sono maggiori di
β
SS
I
, che sono inaccettabili in quanto uno dei due transistori sarebbe spento,
mentre le restanti due soluzioni accettabili sono:
( )
( )1161
8
1
1161
8
1
2
22
min
2
22
max
+⋅+−=
+⋅+−−=
SS
SS
IH
SS
SS
IL
IR
R
I
V
IR
R
I
V
β
β
β
β
ββ
(2.2.10)
Il guadagno di piccolo segnale nell’intorno della soglia logica è:
2
2
2
2 RIR
I
RgA
SS
SS
mnV
⋅=== ββ (2.2.11)
Quindi, possiamo scrivere:
−=−≅
++−=
V
SS
V
V
SSSS
V
V
SSSS
IH
A
I
A
A
II
A
A
II
V
2
1
18
1
4
181
1
4
2
2
2
min
βββββ
(2.2.12)
essendo: 8Av
2
>> 1.
In definitiva, supponendo V
OHmin
≅ V
S
e V
OLmax
≅ -V
S
, il margine di rumore è dato
da:
−−=
−−=
−−=
V
V
S
V
SS
SS
S
V
SS
S
A
A
V
A
I
RI
V
A
I
VNM
2
1
1
2
1
2
1
1
1
1
2
1
1
ββ
(2.2.13)
13
Se il guadagno è 2>>
V
A , allora possiamo scrivere:
−≅
V
S
A
VNM
2
1 (2.2.14)
Dalle simulazioni con SPICE, si può vedere che, facendo variare la corrente I
SS
,
l’errore massimo sul margine di rumore commesso con la formula (2.2.13), è di
circa il -14%.
Dalle equazioni (2.1.20) e (2.2.14) si ottiene che il margine di rumore nel caso di
carico a diodo è leggermente più grande di quello nel caso di carico a resistore,
infatti:
V
S
V
S
V
S
V
S
V
SRESDIODO
A
V
A
V
A
V
A
V
A
VNMNM 4.02
2
1
1
1 ≅+−=
−−
−=−
(2.2.15)
14
2.3 ANALISI DELL’INVERTER CON CARICO IN TRIODO
Lo schema circuitale dell’inverter ESCL con carico in triodo è rappresentato in
figura 2.5.
Figura 2.5
Com’è noto, l’espressione della corrente di drain nella regione di triodo è:
()
−⋅−=
2
2
2
SD
SDTpSGD
V
VVVI α (2.3.1)
dove α è espressa dalla (2.1.12)
Risolvendo rispetto a V
SD
, si ottiene:
()()
SDsat
D
TpSGTpSGSD
V
I
VVVVV <−−−−=
α
2
(2.3.2)
Vdd
Vo1
Vo2
Iss
M1 M2
V
C
L
C
L
M3 M4
i1
V
i2
15
Quando in ingresso vi è un segnale differenziale alto, il circuito si sbilancia
portando M1 in saturazione ed M2 in interdizione, ottenendo:
()
DD
SSSDDD
VV
IVVV
=
−=
02
01
(2.3.3)
Mentre, quando in ingresso vi è un segnale differenziale basso, il circuito si
sbilancia al contrario portando M2 in saturazione ed M1 in interdizione,
ottenendo:
()
SSSDDD
DD
IVVV
VV
−=
=
02
01
(2.3.4)
Pertanto lo swing logico per ramo è dato da:
()()()
α
SS
TpDDTpDDSSSDS
I
VVVVIVV −−−−==
2
(2.3.5)
La resistenza di piccolo segnale, intorno alla soglia logica V
i
=0, è espressa da:
−−
=
∂
∂
=
=
−
2
2
1
2
1
4,3
S
TpDD
I
I
SD
D
d
V
VV
V
I
r
SS
D
α
(2.3.6)
Dato che V
SD
∈ [0,V
S
], tale resistenza rappresenta anche il valore medio della r
d3,4
nel range delle tensioni d’interesse, per cui la chiamiamo R
eq
.
Il guadagno di piccolo segnale è dato da:
()
SS
SeqSS
SS
eqmnV
I
VRI
I
RgA
ββ 22
≅== (2.3.7)
dove β è espressa dalla (2.1.10)
Approssimando la caratteristica i-v del PMOS in triodo con la resistenza
equivalente R
eq
, il calcolo del margine di rumore è riconducibile al caso del
carico resistivo, ponendo R=R
eq
.
Ricevi informazioni sui nostri servizi, sulle offerte e non perdere news e consigli su università e lavoro.
