Architetture hardware per Support Vector Machine: stato dell'arte e prospettive

Nel presente lavoro illustriamo e analizziamo le Support Vector Machine (SVM) con lo scopo di capire se, e in quali casi, valga la pena di sviluppare, per la loro implementazione, dispositivi hardware dedicati. L’attività svolta si inserisce negli interessi del Laboratorio di Microcalcolatori dove si sviluppa hardware dedicato per problemi di calcolo computazionalmente intensivo.
Le SVM sono un recente sviluppo nel campo dell’apprendimento supervisionato, una tecnica che mira ad istruire un sistema informatico, in modo da consentirgli di risolvere dei compiti in maniera automatica; in particolare valuteremo compiti di classificazione. Una volta analizzato il problema, presentiamo un esempio di architettura digitale che implementa in modo efficiente la SVM.
Nel capitolo 1 spieghiamo i fondamenti teorici alla base delle SVM; partendo da una trattazione semplificata arriveremo gradualmente a presentare il problema nella sua forma più completa.
Nel capitolo 2 mostriamo due algoritmi che, lavorando in coppia, permettono di risolvere in forma digitale il problema di ottimizzazione delle SVM.
Nel capitolo 3 dimostriamo in quali casi risulta utile, soprattutto in termini di velocità di elaborazione, l’utilizzo di dispositivi hardware dedicati; per farlo ci avvaliamo anche dell’ausilio di un simulatore.
Nel capitolo 4 descriviamo un’architettura completamente digitale che implementa gli algoritmi descritti nel secondo capitolo. Inoltre discutiamo alcuni problemi che, pur non riguardando direttamente gli algoritmi, sono importanti per una buona implementazione.
Infine, nel capitolo 5, introduciamo il Logarithmic Number System, un tipo di aritmetica che, se utilizzata in dispositivi dedicati alle SVM, può fornire vantaggi sotto diversi aspetti.
Al termine trarremo alcune conclusioni dal lavoro svolto e delineeremo prospettive per una futura attività.